

(9 日本国特許庁 (JP)

①特許出額公開

@公開特許公報(A)

昭55—129387

Int. Cl.³
G 09 G 1/02

3/20

識別記号

庁内整理番号 7013-5C 7250-5C **3公開** 昭和55年(1980)10月7日

発明の数 1 審査請求 有

(全 7 頁)

②記憶素子

创特

題 昭54-36414

会出

顧 昭54(1979)3月28日

②発 明 者 末永康仁

横須賀市武1丁目2356番地日本 電信電話公社横須賀電気通信研 兖所内

①出 顧 人 日本電信電話公社②代 理 人 弁理士 鈴木誠

明 祖

免明の名称

. 此位出于

井井山木の範囲

1. 各メモリセルが歯点配列に対応しているメールが歯点配列に対応していると、 リアイと、前配はモリアアが出たののレジスをない。 リアルデータをパラレルデータになった。 リアルデータになった。 のは、グラストでによった。 がは、グラストでは、クリアによった。 がは、グラストでは、クリアによった。 がは、グラストでは、クリアので、これをかりた。 のデータとして外が、これをかけない。 をはま子。

2. 特許情末の範囲第1項記載のメモリネ子にかいて、角配シリアルーバラレル変換回路及びパ

ラレルーショアル東側内部の機能を何一の河路 で乗ねるようにしたことを引型とする配位点子。

- 3. 発酵請求の範囲第1項配販の配位点子にから て、前記エリア指定用レジスクを提放機内域し、 前記メモリアレイ中の気がに異なるエリアに引 する自込み的作、使出し的作の一方あるかに点 方を支付的に行うことを存立とする配位エチ、
- 4. 特許請求の範囲第1項配数の配道果子にかいて、再配エリア指定用レジスタ、シリアルで無回路・ラレルーンリアルを無回路・等の地に選集回路とは演集回路中テータにはあるデータにはあるテータに対して改進としたサークに対してはまるには、中から続き出したサークに対して選集を無したが正外にからに対して選集を無したが正外にからに対して選集を無したが正外にからに対して選集を無したが正外にからに対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対して選集を無したが正外に対してはようにはます。

免引の非価な政判

本発明は、面像メモリを構成するのに通し、かつ、過常のメモリとしても使用可能な配位男子に関するものである。

12)

海瓜355-129387 (2)

はじめ周辺回路について成男すると、との性点 辺固路は、XシよびYTドレスによつて指定され る1点の面はデータの者込み/成出し(以下、 れをポイント者込み/成出した呼ぶ)、ある近く 指定された長方形エリア内の面はデータの高速シリアル者込み/成出し(以下、これをエリアを通り の月辺回路の面はメモリ袋置全体の中で占める野合は、従来のように1~4 Kビフトノテフブ程度

13)

のメモリ【Cを用いる場合はそれほど大きなものではなかつた。 内えば、 1024×1024ドフト、8ピフトグトウト合計 1 メガバイトの画像192世 4 Kピフトま子ならば8192世 4 Kピフトま子でも2048世のノモリ【Cがある」のは8世ののの最早【Cをから、1000年間のののでは100年間に

次にデータの自己ルノ政出しについてであるが、 画像入出力委員にはきわめて高速なデータ人出力 を受求するものがあり、例えば、 512 × 512 ドフ ト、 32 ピフトノドフト (Red , Green , Blue , Control 各名ピフト) のカラー面像デイスブレイ

14)

では、1 ドット分 32 ピットのテータを数10 85 隣 Aで送らなければならない。ごれに対し、大容量 ノモリICの動作速度は通常数100m であるため どうしてもノモリICから並列にデータを収予出 し、バラレルーシリアル実換を施してからカラー 直接デイスプレイに送る必要がある。上記の何で は32×(数100/数10)=320ピットものデータ そ改100ms 西に駅入出す必要があり、また、320 ピット分のパラレルーシリアを実換回路を興辺回 路中に祖子込む必要がある。馬速書き込みの場合 だは、逆にシリアルーパラレル変換が必要となる。 との収、1Kビット/テップないし4Kビット/ ナップのメモリ【Cを多数市いた場合化は、320 ピットの並列政収り/普込みは容易であるが、大 容量のメモリしる『を少数個用いる場合には住意 を長する。例えば、 256 Kビット/テップの果子 を 32 銀用いて上記の1メガバイトを供成した場合、 各 256 Kビプトノモリホ子は、少なくとも10ピフ トの並列状収り/自込みが可能なものでなければ ならず、LSIのピン数が多くなつてしまうこと

KAA.

本発明は、これらの欠点を除去するため、パラレルーシリアル変換、シリアルーパラレル変換など、従来通辺国路によつで行なつていた販売を、企業メモリしらしの中に組み入れてしまうことにより、大容量メモリしらしの確保メモリへの通保とデータ値数の削減による装置の小形化、経済化を同時に変現するものである。以下、本発明を式低化でいて延載に及明する。

第1回は本代明のメモリしらしの基本の政例であって、メモリアレイ100をはじめとして、シリアルーパラレル家共同的101、エリア内の込団路102、長方がエリア福定用レジスタ103、パラレルーシリアル家共国路104、エリア内状出回路105、ポイント等込回路106、ポイント状出回路107年の周辺密路を1点頭側で示すしら1の中に直接組み入れたものである。108はシリアルデータ人の選子、109はシリアルデータ出力選子、110はシリアル人力用クロックの人力選子、111はシリアルカ用クロックの人力選子、112はポイントデルカ用クロックの人力選子、112はポイントデ

16

抖緊紹35-129387 (3)

ータ入力選子、113はポイントデータ出力選子、 114はアドレス入力選子である。

第1回の動作は次の通りである。 まず、 メモリ アレイ 100 KはX、Y なる 2 次元のアドレスが与 えられてかり、各メモリセルは重果に対応してい るとする。このメモリアレイ 100 の中のアドレス X_1 、 Y_1 、 X_2 、 Y_2 で規定される破壊の長方形エ リア内にラスタ色を式に連続的にデータを書き込 む場合には、最初にXi、Yi、Xz、Yzのアドレ スデータをアドレス入力選子 114 より根次入力し、 長方形エリア推定用レジスタ 103 に格納する。次 に、シリアルデータを選子 108 から、入力用タロ フタを選子 110 から入力し、シリアルーパラレル 火美国路 101 によつて上記シリアルデータを『ビ プト気のパラレルデータに直してはエリア内容込 回路 102 に送る。エリア内書込回路 102 では長方 形ェリア指定レジスタ 103 の内容を単版しつ い、 ノモリアレイ 100 の指定された長方形エリア内に 前記パラレルアータをラスタ危差式に書き込んで 行く。また、長方形エリア内のデータを連載的に

17)

税を出す場合には、まず、書込みの場合と同様にして長方形エリア相定レジスタ 103 にアドレス信報をセプトしたのち、エリア内状出回路 105 によって長方形エリア内のデータをラスタ走査式に用ビットずつ成み出し、パラレルーシリアル実換回路 104 に送る。パラレルーシリアル実換回路 104 では、これをシリアルデータに実換し、外部から出子 111 を通じて入力されるシリアル出力用クロフタに従つてシリアルデータ出力用子 109 に出力

次に、アドレスX、Yで推定される1点にデータを書き込む場合には、成束のランダムアクセスメモリ1Cと同様に、アドレスデータス・Yを雇子114から、番込データを雇子112からそれぞれ入力し、ポイント番込回路106によつてノモリアレイ100内の1点に書き込めばよい。近にメモリアレイ100の1点のデータを成み収る場合には、例像にしてアドレスデータス・Yを雇子114から入力し、ポイント収取回路107によつて1点のデータを収入取り、ポイントデータ出力雇子113に

:63

出力すればよい。

第2回は複数曲の長方形エリアレジスタをノモ りしS·IK内岐して互いK異なる長方形エリア内 の高速シリアル省込み、高速シリアル状出し、シ よびその両方を並列的に行うようにした実施内で ある。即ち、シリアルーパラレル変換回路 101 、 ェリア内容込回路 102 の祖に対して書込長方形ェ 、 リア指定用レジスタ 201 があり、パラレルーシリ アル皮表回路 104 、エリア内欧出回路 105 の低化 対して駅出長方形エリア指定用レジスタ 202 がる り、更に、シリアルーパラレル玄典回路 206 、エ リア内容込回路 205 の磁化対して会込長方形エリ ア指定用レジスタ 203 が、パラレルーンリアル実 美回路 208、エリア内板出回路 207 の組に対して、 祝出長方形エリア指定用レジスタ 204 がある。108。 209 はシリアルデータ入力准子、110 、210 はシ ・ リアル入力用クロツクル子、109 . 211 はシリア ルデータ出力准子、 111 . 212 はシリアル出力用 クロック属子、 114 は アドレス人力選子である。 なか、勇士凶で述べたポイント者込回路 106 、ポ

イント状出回路 107 を組み込むことも可能であるが、第2名では省略してある。

据2回にかいてシリアルデータ人力かよび出力の動作自体は第1回の場合と生く同じであるが、 第2回では、それぞれ2系統(台計4系統)ずつ 用色されている人力と出力をタイムシェアリング で何時に実行できる点が異なる。

しから、乗1頭では長方形エリア保定レンスタ 103が1セット用見されているだけであるのに 対し、第2回では、毎込用に201と202、吸収用 に203と204の合計4セットが用見されているた め、それぞれ任意の長方形エリア(例えば、乗2 図のエリア1。2。3。4)を指定して入力また は出力を具行できる。なか、毎2回の選子を乗1 図の選子と比較すると、シリアへ入出力のための 4つの選子209。210、211、212が増えている だけである。

としては次のようなことが考えられる。例えば、 ナータ入力組子 108、入力用クロフク准子 110、

40

排配的55-129387(4)

シリアルーパラレル変換回路 101 、エリア内容込 问路 102、書込長方形エリア指定用レジスタ 201 の組で計算機からメモリしSilヘシリアルデータ を入力し、データ出力選子 109 、出力用クロック 、 名子 111、パラレルーシリアル実換回路 104 、エ リア内武出回路 105、武出長方形エリア指定用レ ジスタ 202 の組でノモリレスしから計算機へシリ アルデータを出力する。又、データ入力准子 209、 入力用クロフク選子 219、ジリアルーパラレル家 换问路 206 、エリア内省达回路 205 、省込兵方形 エリア指定用レジスタ 203 の組を用いてナレビカ ノラからメモリレS1ヘシボアルデータを入力し、 データ出力准子 211 、出力用クロフク准子 212、 パラレルーシリアル友典回路 208、エリア内観出 问路 207、武出長方形エリブ指定用レジスタ 204 の風を用いてノモリしらしからテレビモニタへシ リアルデーメを出力する。舟にダイナミフクメモ りの場合には、一定時間内だりもりをリプレブグ ユナる必要があるため、ノモリアレイ 100 の円容 をナレビモニタへは時出力してかくことによつて、

....

タの人出力を行うことになる。たらし、県3日では省略したが、シリアル人力または出力のための クロックかよびアドレス情報の与え方は第1日の 場合と同じである。

第4回は第1回の男政の他に、更に復興国路401。 402、403 ~ 404 及びテータレジスタ 405、406、 407 。 408 を内蔵して、外部より入力されるデー **メに対して決算を施こした後にノモリアレイに書** き込む機能、かよびノモリアレイから肥み出され たデータに対して同じく病罪を推こした後に外部 へ出力する機能を有するようにした実施例である。 坦ち、シリアルデータ人力混子 108 から入力され るデータ化対し供用问路 401 によつて供用を行い、 その結果をシリアルーパラレル変換回路 101 、エ リア内員込回路 102 を通したノモリアレイ 100 代 者を込む。逆にメモリアレイ 100 からエリア内貌 出回路 105 とパラレルーシリアル変換回路 104 を 近して伏み出したデータに対し、侠舞回路 402 K よつて皮鼻を行い、その結果をシリアルデータ出 力減子 109 に出力する。ランダムデータの入出力

自動的にリフレフシュ機能をもたせることができる。たぶし、その場合は必ず一定時間以内にノモリアレイ 100 の全てのノモリセルがリフレフシュされるように、テレビモニタへの出力的作を優先して実行する必要があり、その地の人出力的作は、はテレビモニタへの出力的作の間をみつて共行されることになる。

お1次尺かいては、1面点が1ピットだ対応するメモリアレイを内破したメモリしろしを示したが、1面点あたり使数ピットを有するメモリアレイを内破したメモリしるしを考えることも可能である。第3別は1面点あたりのは近野を示したものである。第3別は1面点あたりのは近野を示したものである。第3別は1面点のは近野を示したものである。から、シリアルデータ人の選手108、シリアルデータ人の選手112、シンダムデータ出の選手113、シリアルーパラレルを映例時101、パラレルーシリアルを映例時104、エリア内の近回時102、エリア内観出回路、かよびメモリアレイ100をごは、それぞれ全て明確になり、mビットを単位とするデー

93

の場合も同様であつて、在子 112 からの人力データに打する個質同格 403 の個点結果をポイントの 込間路 106 によつてメモリアレイ 100 への込み、またりアレイ 100 からポイント状出回路 107 により状出したデータに打する。なか、多くの場合、選問語 401 ~ 404 による個質には、データレンスタ 405 ~ 408 の内容が発照される。使つて、からかしのナータレンスタ 103 ~ 108 にあ州川カテータを在子 112 で 108 から人力して格的してかく 必要がある。また、演算同路 101 ~ 404 かよひデータレンスタ 405 ~ 408 の一部もしくは全部を共用することも考えられる。

上記順面网络 401 ~ 404 の順邦の権助としては、AND、UR、NUT、NOR、NAND、EUR 等の無対の無対の関係で、ンフト、加減策除などの異向循環中が考えられる。これらは時代、第3回に示したような1 面異あたり田ピフトの情報を使有する構成のメモリの場合に有効であり、メモリしら1 自身にかるりの過度変換を力をもたせることが可能となる。

₫ ●

なか、図示の実施別では、シリアルーパラレル 変換回路とパラレルーシリアル変換回路はそれぞれ別々に用意されるとしたが、両者の機能を開一 の回路(シリアルーパラレル相互変換回路)で乗れるようにし、データをメモリアレイに書き込む 場合にはシリアルーパラレル変換回路として動作させると、メモリアレイからデータを成み出す場合は パラレルーシリアル変換回路として動作させると とも可能である。

7

又、突飛河では、メモリアレイの中ドラスタを を式に退機的にデータを書き込むエリアを長方形 と規定したが、勿論、これも一般的には長方形で ある必要はない。

別上政明したように、本地明のメモリしらIは、 これを用いて前途メモリを根底する旅の週辺円路 がほとんど不要であり、しから、通常のメモリと しても使用できることから、所一城路での大量生 想が可能であり、テレビ前途用のフレームノモリ、 ファクシミリ前途路前用メモリ、滅途路階システ ム州メモリキに広く適用できるという利点がある。 図面の画単な説明

第1回は本発明によるメモリしる1の基本構成 例を示す図、第2回は複数額のエリア程定用レンスタを内蔵した本発明によるメモリしる1の一点 場例を示す図、第3回は1点よみたりmピントの メモリセルを有する本発明の始の実施例を示する、 第4回は真算回路を内蔵した本発明の更に他の失 連携を示す図である。


100 ーノモリアレイ、 101 、206 ーシリアトーバラレル変換回路、 102 、205 ーエリア内 自込回路、 103 、201 、202 、203 、204 ー 長万形エリア推定用レジスタ、 104 、208 ー バラレルーシリアル変換回路、 105 、207 ー エリア内提出回路、 106 ーポイント省込回路、 107 ーポイント提出回路、 401 、402 、403 、 404 ー度算回路、 405 、406 、407 、408 ー データレジスタ。


代理人 分理士 飾 木 一級


10

13

38 1 四







第 4 図

